#### CHARGE TRANSFER DEVICE

Patent number:

JP55165687

**Publication date:** 

1980-12-24

Inventor:

MIYAMOTO YOSHIHIRO

Applicant:

**FUJITSU LTD** 

Classification:

- international:

H01L27/148; H01L27/148; (IPC1-7): H01L29/76;

H01L31/10; H04N3/14

- european:


H01L27/148

Application number: JP19790073902 19790611 Priority number(s): JP19790073902 19790611

Report a data error here

#### Abstract of JP55165687

PURPOSE: To make the depth of each well correspond to the quantity of stored charge by a method wherein when the transferring electrodes are provided on the surface of a semiconductor substrate through an insulating film and voltage is applied to them to transfer the charge, the further the electrode position is backward in the transfer direction, the higher the voltage level is applied to it. CONSTITUTION: The insulating film 102 is provided on the P-type semiconductor substrate 101, apertures are made at both end parts of the film, and the input and output diodes 4, 2 are formed by the diffusion method. Also plural transferring electrodes G1-G6 are mounted on the film 102 that is located between both apertures 4, 2, the input and output gate electrodes GIN, G0 are provided to both end parts of said film 102 to make up the time delay integration type CCD element 30. In this configuration, when a driving voltage is applied to the respective electrodes G1-G6, a higher voltage is applied to the electrode the further the electrode is located backward in the transfer direction by means of the shift resistor 10 and the driver 60. The driver 60 is composed of the voltage divider circuit, in which the resistances 91-97 are connected to each other in series, and N channel enhancement type switching and depletion type loading MOS transistors Q11-Q16 and Q21-Q26.



Data supplied from the esp@cenet database - Worldwide

## ⑩ 日本国特許庁 (JP)

① 特許出願公開

# ⑫公開特許公報(A)

昭55—165687

⊕Int. Cl.<sup>3</sup>

H 04 N

H 01 L 31/10 29/76

3/14

識別記号

庁内整理番号 6824-5F

6603-5F 6246-5C ④公開 昭和55年(1980)12月24日

発明の数 1 審査請求 未請求

(全 6 頁)

## ❷電荷転送装置

②特

願 昭54-73902

22出

頭 昭54(1979)6月11日

70発 明 者

宮本義博

川崎市中原区上小田中1015番地

富士通株式会社内

加出 願 .

願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁貞一

明細

1. 発明の名称

鼠荷転送装置

## 2. 特許請求の範囲

- (1) 半導体基板表面に絶縁被膜を隔てて転送電 候群を配設した半導体装置において、各転送電 骸に対し転送方向の後位にあるものほど高レベ ルとなるような電圧印加手段と、該電圧を阻次 低レベルに切替える手段とを有することを特徴 とする電荷転送装置。
- (2) 1 ビット当り 1 個の転送電板を有すること を特徴とする特許請求の範囲第(1)項記載の電荷 転送装備。
- (8) 転送電板に印加される上配高レベル電圧を低レベルに取次転ぜしめる手段として、シフト・レジスタを用いたことを特徴とする特許請求の 範囲第(1)項または第(2)項に記載の電荷転送装置。
- 8. 発明の詳細な説明

ě,

本発明は時間遅延積分型CCDに適した単位ビット当り1電板(Electrode-Per Bit : 以下

EPBと略称する)構造のCCDに関するもので ある。

例えばファクシミリや文字認識装置(以下それ ぞれ Fax、OCRと略称する)などにおいては、 場近の帯域圧縮技術の進歩向上と呼応して、被写 体たる観票等の1ページ当りの撮像ならびに伝送 時間がますます短縮される傾向にある。それに伴 つて光電変換をつかさどる光センサの操像性能に 対しても高速度・高分解能・高感度が要求されて まている。

このように被写体移送の高速化が進んで来ると、 従来の一次元光センサでは単位の受光セルの武光 時間がかのずから限定される結果、光電変換によ つて該光センサ内に生じる個号電荷が減少するた めに感度が低下し、したがつて個号対強音比(以 下S/N比と略配する)が悪化するという問題が 生じる。これを補うには該センサにかける量子効 率(光電変換効率)の向上かよび被写体側におけ る照明輝度(照度)の増加すなわち光源の増設な どの方法があるが、そのいずれにも制限があり、

2

特間昭55-165687(2)

強いてとれを行い被写体移送速度を例えば10倍。 20倍とするならば、おのずから装置の大型化。 高コスト化をまねく結果となる。

との故に、実質的に露光時間を増大せしめ、感 度を高めた光センサとして、時間遅延積分 (Time Delay Integration)型(以下TDI型と略称 ナる)CCDセンサが提案された。以下ではこれ を略してTCSと呼称するととにする。とれは第 1阕に見られるどとき横方向の画業数に対応した 長さを有する細長い電板!11,112,118,… ……120を縦方向の所要ピット数に対応した数だ け倫え、電荷坂CS(点線)で画定された各活性 領域内の電荷を、電板の長手方向(経方向)に転 送パルスφ1,φ2化よつて転送するパラレル・レ ジスタ(以下パラレル部と言う)Pと、上記級方 向各列の電荷を一挙に受け取り、とれを横方向に 転送し、出力ゲート電極1ならびに出力ダイオー ド2を介して出力端子 0 に時系列として出力する シリアル・レジスタ(以下シリアル部と賞り)S とを組合わせたものである。

а

のところへ移動したとき、さきに電極111下で 発生した電荷が電板112下に移動して来る。し たがつて次回の転送までに上記移動して来た電荷 (との最をgで表わす)にさらに電概112下で 新たに発生した光電荷が加わり、総景29に達す る。このようにして前記一点の実像水を1ピット ずつ最終電極120まで追従するという方法で露 光時間を実質的に長くしてゆけば最後に窓101 からの光入射によつて、最終的な電荷の量は図の 例では10Qまで増大する。同様の現象がパタレ ル邢Pの第2列,第3列……第10列についても 起とるから10個の転送電板を有する場合には最 終電概120直下の各セル中の電荷量は、最初の 電荷量の10倍に達している。したがつて観察の 送り速度が例えば10倍に増加しても、パラレル 部Pの電極数を上述した例のととく10に選ぶと とによつて所望の感度を実現できる。なお第1図 中のパラレル部Pの転送電板111,112,118 ………120の旗下に縦方向に配列された置荷堰CS は倭接する転送路中の電荷を、互いに混ざり合わ

このシリアル部Sにおける電荷の受取りは、第1 相転送パルスφιが印加されている奇数番号の電 飯201,208,205,…… 219 直下で行われ、 第2相転送パルス φ2 が印加されている偶数番号 の電板202,204,206,.....220 は単に電 「荷転送の役割を果たすだけである。

いま矢印イの方向に所定の速度プログラムで走 行する被写体、たとえば機票上の一点ロの像が、 レンズ 807 を介してTCSの爾上においてC点 上に実像ホとして結ばれているものとする。この 実像ホはパラレル部Pの電板 111 上の赤光器11 ~20のうち、特に11の位置にあるものとすると 該透光窓11の旗下の基板委勝に光電荷が発生し、 その量は像の明るさと繋光時間とによつて決まる。

次に上記桜祭の移動に伴つて上記の像がバラレ ル部P面上を矢印ハの方向に移動する時、奇数お よび偶数番目の転送電極に印加される転送電圧φ1. φ2 によりパラレル部Pにおいて電荷転送を行い、 かつその転送と帳票の移動とを同期せしめる。と のようにすれば点口の像が電極 112の 長光密21

せることなく矢印への方向に案内する役割を貢す

しかるに上紀のような従来構造のTCSの光セ ンサ(パラレル部)の各ピットの光電変換によつ て生じる個号電荷量は遊次加算されて行くにもか かわらず、各転送電極直下の井戸の際さ、したが つて最大電荷収納量は一定である。これは最終電 傾120直下において電荷飽和現象を起こす原因 となる。もしこの現象を起こさないように各井戸 の深さをさらに大にするならば、最初の電泳 111 直下においては、生じる電荷が少ない割合には電 極直下の井戸の探さが必要以上に大となる。換賞 すれば該井戸を構成する基板表面欠乏層の体質が 1字4ま 大きくなるため、大きな弱視電流を生じ、その結 果上記光センサ部のS/N比は劣化するという間 題が生ずる。

本発明はこうした問題点に鑑みて、各井戸の架 さを蓄積電荷量に見あつたものとする構造のCC Dを提供せんとするものであつて、以下図面を用 いて本発明の実施例について詳記する。

**特開昭55-165687(3)** 

段階的に高まる上記分圧回路の抵抗開接機点の電圧となつている。そしてスイッチ用と負債用の両はOSTの各接続点81~86付ででり、30の各転送電極G1~G6につながつているなめ、出力ダイオード2に近い転送電便ほど上記の各ドレイン電圧に対応した大きな鎖の転送電圧が印加される。

そのドレイン電圧は端子 5 から 6 に向かりほど、 7

据2図例は本発明に係るTDI型CCD30を

その駅動部たるシフト・レジスタ10をドライバ

前60と共に示したもので、101は純緑膜102

が被僚された例えばP型の半導体基板、4は上記

絶縁勝102上に配設された転送電振り1,02…

… ら6 の下の半導体表層に電荷を送り込む入力ダ

イオード、2は上記表觸の電荷を取り出す出力ダ

イオードである。なお上記の個々の転送電御上に

は図示されない姦光窓がりがたれているが、同図

の動作説明の便宜上からととでは省略されている。

低い正の直流電圧 V L、例えば 2 V が印加された端

子 5 と高い正の直流電圧 V B 例えば12V が印加さ

れた端子6との間には、複数の抵抗91~97が互

いに直列に接続されて一種の分圧回路を構成して

いる。また点鏡で聞つたドライバ部60中では例

えばカチャンネル・エンハンスメント型のスイツ

チ用MOST、QII~Q16と負荷用デブレッション

型MOST、Q21~Q26のそれぞれが直列に接続さ

れて、それぞれ単位のドライバを構成しており、

位的に高まつている。このため例を「共戸45が 消滅してその中の電荷が酔の井戸44中へ移され る場合には、前記の高い方の側壁55が電位の降 壁となつて該井戸45中の電荷が井戸46中に流 入することを防ぐ。こうした電荷の逆方向転送を 関止する障壁部51~56は、各転送電極直下の絶 静隙102に静けられた腰厚の大なる部分81に

なお、50は出力ゲート G0 直下に作られる障 壁であつて、その高さは障壁 5 1 よりもやや低く なるように直流電圧 V0 が該出力ゲート G0 に印 加されている。

ととろで負の低レベルにあつたシフトレジスタ 1 0 の各端子の出力電圧は、駆動開始信号が入力 端子 9 に加われば、まず端子 I において高レベル に転じ、このため M O S T、 4.16 が導通状態とな る。かくすれば点 8 6 の電位は低レベル、換言す れば零に近くなるため、転送電視 G 6 直下の井戸 4 1 は消滅し、この結果同図(c)に示したごとくそ の中にあつた電荷は、充分に逆パイフスされてい

る出力ダイオード2の井戸48中に矢印トで示し たどとく流入し、該出力ダイオード2の出力幅子 CUTから出力復号となつて取り出される。さらに レジスタ10の端子1の電圧が低レベルに復帰す ると同時に端子』が高レベルとなり、従つてこの 端子につながつたMOST、Q16 が導通状態となれ ば、転送電板 G 5 には先に電板 G 6 に加わつた電 圧よりもヤヤ低い転送電圧が印加される。その結 果電板 G 6 直下の井戸の底 4 2 は矢印りで示した **どとく持ち上がり、該井戸中の電荷は先に空にさ** れた後に再び課まつた井戸41中へ点線矢印チで 示したどとく移される。以下、レジスタ10の端 子■,▮,……が離に高レベルとなるにつれ、井 戸43,44。…… 中の電荷は右側に隣接する井戸 方向へ順次転送されるが、転送電振GI直下の井 戸46中の電荷が井戸45中に移つてなくなれば、 入力ダイオード4の入力端子 IN に加えられるパ ルス電圧によつて該ダイオード4の井戸47中か ら新たな。電荷が上記の井戸46中に供給される。 なお同図中の GIR は入力ゲート電板であつてとの

1 0

供給電荷の制御に用いられるものである。

一方、本実施例は第2図42の断面構造から埋解 されるごとく、1ピットに相当する長さし1=12 = 18 =・…どとに転送電板が1個配設されている のみて、電荷転送部の構造は極めて簡単である。 この構造は岩初に述べたようにEPB構造と呼ば れ、ピット当りの所要基板面積の縮少上額めて有 効である。ところで前述したように、CCD30 に生じる各井戸の深さが大である程、陽洩電流も 大、したがつてそれに甚づいて発生する雑音も大 となるから、該井戸中に蓄積される電荷が深さの 物に少ないとS/N比が劣化する。 たとえは C C Dの電荷転送部が第1図に示したTDI型のパラ レル転送部ポとして働く場合には、第2図の第1 歓送電板の図示されていない遊光線から入射した 光による微小な量の発生電荷に対しては上述の理 出からS/N比、したがつて感度の低下をまねく。 との見地からは電荷量が増えてゆく第1図に図示 のTDI型センサのシリアル部Sに近い井戸ほど 殴いことが望ましく、逆化シリアル部Sから遠い

井戸ほど茂いととが得策である。前述したように 各転送電極に階段的に変化する電位差を与え、そ れら直下の井戸の深さを初めは浅くし、井戸内電 荷量の増大に応じて漸次深めるべく工夫されてい るのはこのためである。

第3団は木発明の変形実施例たるでじるの平面 的模式図であつて、長い破線は電荷型じSを、ま た40は前記シフト・レジスタ化ドサイバを組合 わせたものを、それぞれ示している。本TCSの パラレル部P上の透光窓Wが開かれた各転送電極 G1~G6にはレジスタ・ドライバ40を介して転 送電圧と共に加えられる前述の分配直旋電位がそ れぞれ印加されてむり、そのため電板 G: 値下で は茂い井戸が、また電板 () 6 直下では深い井戸が それぞれ生じている。その結果、井戸内に収納可 能な最大電荷量は電極GI直下で最少、電板GG 直下で最大となつており、そのため電視 01 直下 の井戸中の信号電荷と雑音の比の無化は防がれる。

なお、同図のシリアル部SKおいては、上述し たような井戸の架さ制御の必要はなく、そのため

**移シリアル部Sは第1図に示した装置と同様に転** 送電圧は1とは2で駆動される。ただし、1mおよ ぴ1Dはシリアル部Sおよびパラレル部Pにおけ る各出力ゲートであつて、70gかよび70bは両 出力ゲート電板 la.1 bの制御端子である。また、

1 1

矢印叉はパラレル部P内の、矢印ルはシリアル部 S内のそれぞれの転送方向である。

第4図は本発明を適用した並列入力~直列出力 (Parral In/Serial Out) 型のCCDフィル タの例であつて、hI~h 6で示したものは重み保 数付与部、INは個号入力端子、CGは入力電荷 制御電板、61はその制御端子であつて第8図と 同等の部位には同符号が付されている。本フィル タは単一の電荷転送路の側面に並んだ複数の電荷 \_. 供給端子11~76を備えているために、もし第2 」 図で示したような井戸深さ制御がなされていなけ れば、各端子71~76から供給された電荷は、F からAまでの記号で示した各セル中において、矢 印オの転送方向に遂次増大し、最終セルA中では 飽和状態になりかねない。これをさけるため、セ

ル寸法を充分に大にとるとすれば、スペース・フ アクタが悪くなる。また各井戸の深さを大とすれ ば、最初のセルアにおいては電荷量が小なるため KS/N比が劣化する。とのような点からこの第 4 図に示したCCDフィルタでは、前述の第2図 について説明したように深さが漸次増大する井戸 を各セル中に形成するため、ドライバ・ブロック 40の各端子!・♪・』…… 月に対して該プロツ ク40内において削述した直流電圧分配がすでに 施されているが、便宜上図示を省略した。とれて よつて最終セルA中で電荷が飽和することもなく 最初のセルド中においてS/N比が劣化すること もない。なお、第8図中のシリアル部Sならびに 第4図のCCD部中の斜線で示したヮの部分は電 荷条内領域である。

以上に述べた本発明に保るEPB形式のCCD を用いた光センサにおいてはS/N比が向上し、 フイルタにおいては最終セル中の電荷飽和の防止 ならびに寸法の減少などの面で、著しい効果をも たらすものであるゆえに、その実用上傷めて大な

### る効果が期待できる。

#### 4. 図面の簡単な説明

第1 凶は従来のTDI型CCDセンサの平面図、 第2 凶は本発明に保る電荷転送接置の一実施例の 構造を示す断面図および配位の井戸内電荷の挙動 を示す図、第3 凶は本発明に係る電荷転送接置の 他の一実施例の、また第4 図は同じく本発明の、 さらに他の一実施例の、それぞれを示す平面函で ある。

15

第 2 図

